This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

59-121876 Jul. 14, 1984 L1: 1 of 1 GLASS SUBSTRATE FOR THIN FILM DEVICE

INVENTOR: MITSUSHI IKEDA, et al. (3)

ASSIGNEE: TOSHIBA KK APPL NO: 57-227406

DATE FILED: Dec. 28, 1982 PATENT ABSTRACTS OF JAPAN

ABS GRP NO: E277

ABS VOL NO: Vol. 8, No. 243 ABS PUB DATE: Nov. 8, 1984

INT-CL: H01L 29/78; H01L 21/20; H01L 27/12; H01L 31/02

ABSTRACT:

PURPOSE: To prevent a thin film device from deforming at the time of forming the device by covering both side surfaces of a low melting point plate glass with insulators having ditortion point higher than those thereof.

CONSTITUTION: Since mechanical stress abruptly decreases in the vicinity of the distortion point of glass 11, the glass is readily deformed by thermal stress or mechanical stress. At this time, both side surfaces are strengthened by covering the surfaces with an insulating substance 12 such as SiO.sub.2 having strong mechanical strength even in the distortion point of the glass 11 in a thickness of 0.5.approx. 1.0.mu.m. Thus, a thin semiconductor film, an insulating film, and annealing can be formed even at the temperature in the vicinity of the distortion point of the glass 11, and accurately masking can be performed.

19 日本国特許庁 (JP)

①特許出願公開

⑩公開特許公報(A)

昭59—121876

(f) Int. Cl.³ H 01 L 29/78

29/78 21/20 27/12 31/02 識別記号

庁内整理番号 7377-5F 7739-5F 8122-5F

7021-5F

④公開 昭和59年(1984)7月14日

発明の数 1 審査請求 未請求

(全 5 頁)

砂薄膜デバイス用ガラス基板

②特 願 昭57-227406

22出 顧 昭57(1982)12月28日

@発 明 者 池田光志

川崎市幸区小向東芝町1東京芝 浦電気株式会社総合研究所内

@発 明 者 鈴木幸治

川崎市幸区小向東芝町1東京芝 浦電気株式会社総合研究所内 ⑩発 明 者 青木寿男

川崎市幸区小向東芝町1東京芝 浦電気株式会社総合研究所内

郊発 明 者 小穴保久

川崎市幸区小向東芝町1東京芝 浦電気株式会社総合研究所内

⑪出 願 人 東京芝浦電気株式会社

川崎市幸区堀川町72番地

個代 理 人 弁理士 則近憲佑 外1名

明細瞥の浄鬱(内容に変更なし) 明 郷 番

1. 発明の名称

薄膜デバイス用ガラス基板

- 2. 特許請求の範囲
- (2) 絶縁物が板ガラスの歪点より150℃以上低温で形成されている事を特徴とする前記特許請求の範囲第1項記載の薄膜デバイス用ガラス基板。
- (3) 絶縁物の歪点が板ガラスの歪点より200 で以上高い事を特徴とする前記特許開求の範囲第 1項記載の薄膜デバイス用ガラス基板。
- (4) 絶録物としてSiOz,AL₂Oz,ThOz,BeO,TiOz,Ta₂Oz,Y₂Oz,Oz,Si₂N,,TaN,BN 又はALNを用いた事を特徴とする前記等許詢求の範囲第1項記載の薄膜デバイス用ガラス基板。

3. 発明の詳細な説明

[発明の萬する技術分野]

本発明は、薄膜デパイス用ガラス基板に関する。 〔従来技術とその問題点〕

近年、アモルファスシリコン、ポリシリコン、CdS、CdSe、2nS等を半導体 複膜として用いる 薄膜トランジスター、密着センター、太陽電池、エレクトロルミネッセンスデバイス等の薄膜デバイスが研究開発されている。

とれらのデバイスは、低価格、大面積、透光性 等の利点により弱せ酸ガラス等の低融点板ガラス を用いることが多いなしてとれらのデバイー 製作には半導体膜形成、絶縁形成、アニ常との の比較的高温のプロセスが必要であり、パター というのアバイスの 製作には対し、が必要であり、パター のののアバイスの 製作には対し、ながのでなり、ないが のののではないのではないのではないが のののではないがいたいのではないのではないが ないないたいのではないないないではないではないではないではない。 ととないたいのではないではないではないではないではないではないではない。 はないによりガラスが変形し、ガラス上に形成

特開昭59-121876(2)

パターンの位置がすれるため、次のマスクパターンとの調整が不可能になるという問題点があった。 これはパターンが高精細な程、又ガラス基板が大 口径になる程顕著となる。

(発明の目的)

本発明は上述した従来の問題点を解決し、薄膜 デバイス製作時に変形の少ない ガラス基板を提供 することを目的とするものである。

[発明の概要]

本発明では、低融点板ガラス基板の両面を、一般にはガラスの歪点より150℃以上低い温度温度がため、高高な有する絶線物により被しまる。ガラスは歪点付近で機械的応力が急級に変形するため、熱応力、機械的応力により容易に変形するようになるが、両面をガラスの歪点付近でも機化しつ変形が防止される。

絶縁物の被慢温度は、両面同時に被擬し、しか も応力がかからない状態であれば(例えば取出し

件は、Arガス3 mm Torr , 3 0 0 W , 5 0 分とした。次いでゲート電極1 3 a , 1 3 b として MoをD C スパッターにより、室温、Arガス、 7 mm Torr , 3 0 0 V , 0.2 A , 1 0 分の条件で約1000 Å 堆積し、写真食剤技術によりパターン形成を行なった。次にゲート絶録膜として C V D 法により Si Oz 14 を S i H + + Oz ガスを用い、 4 5 0 で、常圧、 5 分で約 3 0 0 0 Å 堆積した。 その後アモルファスシリコンをグロー放電分解により、 S i H ・ガス、 1 Torr , 5 W , 4 0 分、基板温度 2 8 0 での条件で堆積し、バターン形成した(1 5 a , 1 5 b)。 この上に Moを上記した方法で 5 0 0 Å スパッターレ、 A ℓ を 1 5 0 でで 3 0 0 0 Å 蒸着し、両者をソ

第2図(a)~(c) 化上配工程化対応して示す如く、 両面にSiOx 被復贈12のない通常のガラス基板 では、ゲート絶縁膜の被着工程で凸状に反る。と れは、膜形成後それを室温に戻す途中においてガ ラスの機械的強度が弱い為化膨脹係数の相違によ り生じたものと考えられる。これに対し本発明で

- ス・ドレイン電極16としてパターン形成した。

時等)更に高い温度にする事は可能である。しか し一般には上記温度以下が好ましい。

〔発明の効果〕

本発明によれば、たとえガラスの歪点付近の温度においても半導体薄膜の形成、絶縁膜形成、アニールを行なりことができ、かつ精確なマス合とが可能となる。又、上記で入る程度好なものが得られるため、デバイス特性の改善を図ることができる。更になると共而が大面積になると対すため、本発明により大面積ガラス基板の採用が可能となる。

[発明の実施例]

第1図(a)~(c)に本発明の実施例を示す。 ガラス 基板上にアモルファスシリコンの薄膜トランジス タを形成した例である。

先ず、コーニング社の、口径 4 インチ、厚さ0.8 mmの 7 0 5 9 番の板 ガラス 1 1 (パリウム 硼硅酸 ガラス、 歪点 5 9 3 ℃) の両面に室温でスパッターにより S i O₂ 1 2 を片面 ずつ 1 μ 堆積した。条

はガラス基板が強化されているので反りが防止される。

第3図(a)(b)は、上記ウエーハーの端部の互いに6cm離れた場所し、『におけるゲートMo13a、13bのパターンとアモルファスシリコン15a、15bの合わせパターンを示す。第3図(a)のSiOa被優の基板では全んどズレが生じていないが、第3図(b)の従来の基板では大きくズレている。第4図(a)(b)に形成した複膜トランジスタのパターンを示す。第4図(b)の従来の複膜トランジスターでは、パターンずれによりゲートとチャンネルの重なりがなくなりトランジスターとしての動作が不可能となっている。

第 5 図に上記 2 種類のガラス基板上に 4 5 0 ℃ の C V D 法で S i O 2 を約 3 0 0 0 Å 堆積した場合の 基板の反りの半径の C V D 膜依存性(温度依存性)を示す。 実験は従来法、 破線は常温で 1 μの S i O 2 をスパッター 被殺したものである。 被覆膜のないものでは第 2 図 (b) の工程に対応させると、 横軸の 4 0 0 , 4 5 0 , 5 0 0 ℃は、 夫々 2 μ , 5 μ ,

特開昭 59-121876 (3)

1 2 μのパターンメレに相当する。 これに対しSi Oz被優膜付のガラス基板では反りの半径が 3 倍以 上も大きくなり、即ち反りが少なくなっている。

本発明は上記與施例に限られるものではなく、 ガラス基板上のデバイスは密箱センサー、太陽電 他、エレクトロルミネッセンスデバイス等に適用 することが出来る。(一般に絶談膜のヤング率は大 きく変形を生じ易いため、特に絶縁腹をガラス基 板上に形成する時に有用である。又、ポリシリコ ンは、500℃程度で通常被溜がその場合にも有 効である。又、本発明はアニール時に生じ易い基 板の変形に対しても有効である。又、ガラスの両 面に被覆する膜は、SiOzに限らずガラスの歪点 以上でも機械的強度の大きな膜であれば良い。例 えばAL2O, , ThO, , BeO, TiO, , Ta2O, , Y, Oa , ZrOz , Si, N4 , TaN , BN , A & N等を使用 する事ができる。また、とれらの腹の形成方法は スパッターに限らずカラスの歪点より十分低い温 度で形成できる蒸着、ブラズマCVD等でもよい。... 又、彼膜(被礙膜)の厚さは通常海膜デバイスに

用いられる絶縁膜の厚さは数百Å~1 μ、半導体 薄膜の厚さは数千Å~1 μであるので被優膜は少 なくとも 0.5 μ以上必要である。又、形成時間か 61 0 μ以下が好ましい。) 即ち、被役絶級膜上に 形成するガラスの歪点下 2 5 0 で又は 1 5 0 でよ り高い熱工程が加わる絶繰膜や半導体膜の合計厚 さの 2 倍以上特に 3 倍以上とするのが本発明の効果を得る上で好ましい。

尚、被鞭膜の厚さがガラスの両面で異なると、 不均等な応力が発生しガラスの変形が生ずるため、 本発明の被獲験の厚さはほぼ等しい事が望ましい。

上記実施例ではバリウム 硼硅酸ガラスについて述べたが、その他アルミ 1 硅酸 ガラスやソーダバリウム 硅酸ガラス等の低触点ガラスでも良い。

又、被癥絶爆膜はガラスの歪点よりも 1 5 0 C 以上、好ましくは 2 5 0 C以上低い温度で被増する事が良い。又、ガラスの歪点下 2 5 0 C、 特に 1 5 0 Cより高い温度の熟工程が加わる場合に本発明の効果は大きいものである。又、被複絶縁膜の歪点はガラスの歪点より 2 0 0 C以上高くする

事が好ましい。


4. 図面の簡単な説明


第1図(a)~(c)は本発明の実施例を説明する為の 断面図、第2図(a)~(c)は従来例を説明する為の断 面図、第3図(a)(b)及び第4図(a)(b)は夫々本発明の 効果を説明する為の平面図、第5図は本発明の効 果を説明する特性図である。

図に於いて、

1 1 … 低融点ガラス基板、 1 2 … S i O₂ 膜、 1 3 … Mo ゲート電極、 1 4 … C V D S i O₂ 膜、 1 5 … アモルファスシリコン膜、 1 6 … ソース・ ドレイン用アルミ 電極。

代埋人 弁理士 則 近 疲 佑(他1名)





特開昭59-121876 (5)

手 稅 補 正 咎(方式)

昭和 年 月 日 58.4.21

特許庁長官 殿

- L. 事件の表示 昭和 5 7 年 **特**顧第 2 2 7 4 0 6号
- 3. 補正をする者 事件との関係 特許出旗人 (307) 東京芝浦電気株式会社
- 4. 代 理 人
 〒100
 東京都千代田区内幸町1-1-6
 東京芝浦電気株式会社東京事務所内
 (7317) 弁理士 則近 遊 佑
- 5. 補正命令の日付 昭和 5 8 年 3 月 2 9 日 (発送日)
 - . 補正の対象 明 础 谐 . 補正の内容 明細皆の浄蛩(内容に変更なし)

以上